TSV（Through Silicon Vias）/ 3D積層用ブラインドビア/ 2.5Dインターポーザ

株式会社ナノシステムズJPでは、高密度・高性能集積回路を実現するために、半導体デバイスの層間に電気的接続を形成するTSV加工サービスを提供しています。

代表的な手順、加工技術、主なポイントなどをご紹介します。

1. DRIE（深掘り反応性ドライエッチング）による高アスペクト比エッチング

   • 100um以上の深さ

   • SiO2ハードマスク

   • BOSCHプロセス

   • 平滑性（小さな側壁のスカロッピング）、均一性、垂直な側壁プロファイル

2. 酸化膜成膜 / 絶縁ライナー

   • 高段差被覆性

   • 低温成長

   • 低誘電率材料(Low K)

   • 低リーク電流

   • PE-TEOS、SiO2 PECVD、Al2O3 ALD（原子層堆積）

3. バリアおよびシード層成膜

   • 金属の酸化物への拡散防止

   • 高段差被覆性

   • 拡散バリア

   • TiN、Ta、SiN、TiN、TiW、Ti

   • 電気メッキCu、タングステンなどをベースとし、スパッタリングによるシード層成膜

4. メッキ & アニール

   • ボイドフリー

   • 反りを防ぐための低応力

   • 代表的な材料：Cu

   • Cuマウンド欠陥なし

   • 約400℃でのアニール。

5. CMP（化学機械研磨）

   • エンドポイント制御

TSV加工プロセスについてご質問がございましたら、お気軽にお問い合わせください。

お客様のアプリケーションに最適な集積回路の作成を支援できることを楽しみにしております。